跳至内容
Python 俱乐部
用户工具
登录
站点工具
搜索
工具
显示页面
修订记录
反向链接
最近更改
媒体管理器
网站地图
登录
>
最近更改
媒体管理器
网站地图
您的足迹:
vlsi:icc:write-verilog-netlist
本页面只读。您可以查看源文件,但不能更改它。如果您觉得这是系统错误,请联系管理员。
====== Write Verilog (Netlist) ====== ===== Net List with DeCAP for Power ===== <code tcl> #in icc set force_cells [list DCAPNPNRTO10SXD DCAPNPNRTO9SXD DCAPNPNRTO8SXD DCAPNPNRTO7SXD DCAPNPNRTO6SXD DCAPNPNRTO5SXD DCAPNPNRTO4SXD DCAPNPNRTO3SXD] write_verilog -no_unconnected_cells -force_output_references $force_cells ./${topLevel}_for_power.v </code> ===== Net List without DeCAP for PrimeTime ===== <code tcl> set dir . set topLevel zx211000_htm set version 0818_1320 ###### Name changes ## using icc native command (extra rule for some LSI legacy tools) define_name_rules verilog -case_insensitive change_names -hierarchy -rules verilog -verbose write_verilog -no_unconnected_cells ${dir}/${topLevel}.${version}.v </code>
vlsi/icc/write-verilog-netlist.txt
· 最后更改: 2011/11/17 03:05 (外部编辑)
页面工具
显示页面
修订记录
反向链接
回到顶部