跳至内容
Python 俱乐部
用户工具
登录
站点工具
搜索
工具
显示页面
修订记录
反向链接
最近更改
媒体管理器
网站地图
登录
>
最近更改
媒体管理器
网站地图
您的足迹:
vlsi:start
本页面只读。您可以查看源文件，但不能更改它。如果您觉得这是系统错误，请联系管理员。
====== ASIC Backend Design ====== ===== Flow Scripts ===== * [[vlsi:icc:flow]] * [[vlsi:star-rc:start]] * [[vlsi:pt:start]] * [[vlsi:redhawk:start]] ===== VLSI Basic Concept ===== * [[vlsi:basic:unate]] ===== Models ===== * [[vlsi:models:wire-load-model]] * [[vlsi:models:etm]] ===== EDA Tools ===== * [[vlsi:tools:synopsys]] * [[vlsi:icc:start]] * [[vlsi:star-rc:start]] ===== IC Design Interview Questoins ===== * [[vlsi:interview]] ===== VIM Setting ===== * [[vlsi:linux:vim:icc]] ===== More VLSI ===== * For more VLSI information, please visit http://www.truevue.org/vlsi ===== Scripts Utility===== * [[vlsi:scripts:prefix-verilog-module]]
vlsi/start.1318576176.txt.gz
· 最后更改: 2011/10/14 07:09 (外部编辑)
页面工具
显示页面
修订记录
反向链接
回到顶部
