ASIC Backend Design
Python俱乐部
您的足迹:
»
我有问题
»
TCL
»
PSP 游戏游戏
»
乱七八糟的收集
»
HTML Technology
»
ASIC Backend Design
显示源文件
修订记录
最近更改
索引
登录
Python俱乐部
Python
PythonClub 首页
Python 基础
Python 常见文件操作
Python 网络编程
Python 小技巧
Python 趣闻
Python 类
关于本站
关于Python俱乐部
编辑器使用方法
链接
东华博客
Go Calf
Python图书
Python灰帽子:黑客与逆向工程师的Python编程之道(Immunity Inc的资深黑帽Justin Seitz倾力奉献,黑客艺术与工程技术的优雅融合)
京东价:
Python核心编程(第2版)
京东价:
目录
ASIC Backend Design
Flow Scripts
VLSI Basic Concept
Models
EDA Tools
IC Design Interview Questoins
VIM Setting
More VLSI
Scripts Utility
ASIC Backend Design
Flow Scripts
Synopsys Implementation Tool Guide
IC Compilier (ICC)
PrimeTime
Design Compiler(DC)
RedHawk
StarRC
calibre
VLSI Basic Concept
Unate
Models
WLM - Wire load Model
Extracted Timing Models (ETM)
EDA Tools
IC Design Interview Questoins
IC Design Interview Question
VIM Setting
VIM Setting For ICC
More VLSI
For more VLSI information, please visit
http://www.truevue.org/vlsi
Scripts Utility
Prefix Verilog Modules
vlsi/start.txt · 最后更改: 2011/12/19 13:11 由 admin
显示源文件
修订记录
到顶部
Back Links